Lam Research предложила архитектуру транзисторов для техпроцессов 1 нм и ниже

Компания Lam Research представила архитектуру транзисторов SA-CFET, которая может позволить продолжить развитие CMOS-технологии при переходе к техпроцессам 1 нм и ниже. Решение основано на вертикальном размещении транзисторов NMOS и PMOS, что позволяет увеличить плотность компонентов по сравнению с традиционной схемой, где они располагаются рядом друг с другом.

Lam Research предложила архитектуру транзисторов для техпроцессов 1 нм и ниже
Источник: news.mydrivers.com

В основе SA-CFET лежат три самосогласованных технологических модуля: SA-BPR для встроенной линии питания, SA-CT для формирования контактов и SA-TSV для кремниевых вертикальных соединений. По данным Lam Research, такая комбинация увеличивает допустимое окно ошибок позиционирования элементов и помогает решить проблему нехватки пространства для контактов в вертикальной структуре CFET.

Архитектура также использует разделение функций затворов и промежуточную диэлектрическую изоляцию. При этом разработчики сохранили совместимость с параметрами техпроцесса N3, включая шаг между затворами 42 нм и шаг между металлическими соединениями 21 нм. Часть операций, для которых обычно требуется высокая точность совмещения слоев, переводится на самосогласованное формирование.

Команда Lam Research проверила SA-CFET с помощью цифрового моделирования технологического процесса SEMulator3D. В ходе моделирования удалось создать ячейку 6T SRAM, а также логические элементы NOT, NAND и NOR.

Особенно заметным оказался результат для SRAM. Площадь ячейки 6T составила 0,0094 мкм². Это на 52,7% меньше площади аналогичной ячейки в технологии N3 и на 19% меньше, чем у варианта A7 CFET.

Моделирование также показало устойчивость технологического процесса. Для всех основных контактных слоев удалось получить окно совмещения не менее 10 нм, при этом разрывов соединений и коротких замыканий модель не выявила.

SA-CFET пока остается результатом цифрового моделирования, но полученные данные показывают, как вертикальная архитектура и самосогласованные технологические операции могут использоваться для дальнейшего масштабирования CMOS.

Читайте также:

В России планируют построить фабрику для выпуска 14-нм чипов

Intel запатентовала процессор со встроенной MicroLED-подсветкой

Новая архитектура Huawei объединит до миллиона процессоров в один компьютер

Что будем искать? Например,ChatGPT

Мы в социальных сетях